RANGKAIAN FLIP - FLOP

CRS FLIP - FLOP atau RS FF dengan Clock

Dengan  menambah  beberapa  gerbang  pada  bagian  input  rangkaian  dasar,  flip-flop  tersebut  hanya  dapat  merespon  input  selama  terdapat  clock  pulsa. 
Output  dari  flip-flop tidak akan berubah selama clock pulsanya 0 meskipun  terjadi   perubahan   pada   inputnya.   Output   flip-flop   hanya   akan   be rubah  sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.

R-S atau S-R flip flop adalah tipe flip flop yang mempunyai masukan tak sinkron S (Set) atau R (Reset) atau keduanya, dan keluaran Q dan Q’. Masukan R dan S pada rangkaian flip flop dapat disinkronkan dengan menambahkan masukan clock pada rangkaian seperti pada gambar diatas. Keluaran Q tidak dapat merespon masukan S dan R sebelum ada masukan clock.

Konsep Flip-flop RS yang harus diingat adalah sbb:

1.      R dan S keduanya rendah berarti keluaran y tetap berada pada keadaan terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal.

2.      Masukan S yang tinggi mengeset keluaran y ke 1, kecuali jika keluaran ini memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke keadaan rendah.

3.      Masukan R yang tinggi mereset keluaran y ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran y selanjutnya tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah.

4.      Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena merupakan pertentangan.

Rangkaian CRS FF dengan EWB

Ketika R = 0, C = 0 dan S = 0, maka lampu indikator akan kelap-kelip. 

Lakukan perubahan nilai pada R, C dan S untuk membuktikan tabel kebenaranya.

Jika ada pertanyaan silahkan tuliskan pada font comment.

Selamat Mencoba!!!

Lanjut ke : RS FF, D FF, JK FF